תכנון של מערכת מחבר מלא בורילוג עם תוספת של מערכי זיכרון כולל בדיקה שלהם
תשובות
הוסף תשובה
|
לצפיה בתשובות
ינואר 2026
הם הביאו כבר תא אדדר פשוט וממנו היה צריך לתכנן אדדר ל 8 ביטים לבחון אותו ולהוסיף יחידה לא קשורה של מערכי זכרון שאפשר לקרוא ממנה מספרים ןלהזין לה מספרים
על מנת לצפות במידע ששותף על ידי חברי TheWorker
אנא שתפו גם אתם את הקהילה!
ג'יסוק פתרונות
50 עובדים
משרדים ראשיים: תל אביב
חברת בוטיק בתחום ה-VLSI המספקת שירותי פיתוח לפרויקטי ASIC ו-SoC, כולל תכנון, וריפיקציה, FPGA ואמולציה, עם פלטפורמת SoC גמישה מבוססת RISC-V וצוות מהנדסים מנוסה הפועל במתודולוגיות מתקדמות.